반응형
  • 숨쉬는 공부방
    • Security
      • SHA
    • Hardware Security
    • Verilog HDL
    • ─── ✿ ───
      • IT
      • 이것저것

블로그 메뉴

  • 홈
  • 모든 글
  • 방명록

인기 글

최근 글

태그

  • SHA256
  • 설계
  • 순차회로
  • Verilog
  • SHA-256
  • C코드
  • KISA
  • 조합회로
  • Modelsim
  • FSM

hELLO · Designed By 정상우.
숨.

후하후하

[ModelSim] 프로그램 내의 필요한 창이 없어졌을 때 해결법
Verilog HDL

[ModelSim] 프로그램 내의 필요한 창이 없어졌을 때 해결법

2021. 9. 29. 23:49

프로그램을 사용하다 보면 프로그램 내에서 필요하지 않은 창이 여러 개 띄워져 있어 해당 창을 지울 때가 있다.

물론, 무심코 해당 창의 X 표시를 누를 때도 있다..

이때 해당 창이 필요하거나, 다시 보고 싶을 때 어떻게 불러와야 하는지 막막할 때가 있다.

 

이럴 때! 창을 다시 불러오는 방법을 설명하겠다.


[View]

[View]를 들어가면 여러 가지 이름들이 나와있다.

Library, Project, Structure, Transcript, Wave, Objects, ... (체크 설정 기본값)

이름 옆에 체크되어있는 것은 현재 모델심 프로그램 화면에서 보일 창들의 이름이다.

체크가 해제되어 있다면 화면에서 보이지 않는다.

그러므로, 체크(✔)가 해제되어 있는 것들을 체크 설정하면 된다.

 

Objects 창

체크 설정을 하고 싶다면? 프로그램 내에서 보고 싶은 창의 이름을 알아야 한다.

예를 들어 캡처해온 창의 이름은 Objects이다.

[View]에서 Objects를 찾아 체크(✔)를 하면 이 창이 화면에 나타난다.

 

대부분의 경우 해당 창의 이름을 알고만 있다면 쉽게 해결이 가능한데, 그렇지 못한 경우가 있다.

(창 이름을 모르겠다면 여러 번의 반복을 하는 수고를 할 수밖에 없다..)

 


 

'Verilog HDL' 카테고리의 다른 글

[순차회로] 교통 신호 제어기 설계하기  (0) 2021.08.24
순차회로와 FSM  (0) 2021.08.23
[조합회로] 4비트 전가산기 설계하기  (0) 2021.07.28
[조합회로] 4:1 멀티플렉서 설계하기  (0) 2021.07.28
[ModelSim] Verilog 조합회로 설계 방법  (0) 2021.07.28
    'Verilog HDL' 카테고리의 다른 글
    • [순차회로] 교통 신호 제어기 설계하기
    • 순차회로와 FSM
    • [조합회로] 4비트 전가산기 설계하기
    • [조합회로] 4:1 멀티플렉서 설계하기
    숨.
    숨.

    티스토리툴바