Verilog HDL

[ModelSim] 프로그램 내의 필요한 창이 없어졌을 때 해결법

프로그램을 사용하다 보면 프로그램 내에서 필요하지 않은 창이 여러 개 띄워져 있어 해당 창을 지울 때가 있다. 물론, 무심코 해당 창의 X 표시를 누를 때도 있다.. 이때 해당 창이 필요하거나, 다시 보고 싶을 때 어떻게 불러와야 하는지 막막할 때가 있다. 이럴 때! 창을 다시 불러오는 방법을 설명하겠다. [View] [View]를 들어가면 여러 가지 이름들이 나와있다. Library, Project, Structure, Transcript, Wave, Objects, ... (체크 설정 기본값) 이름 옆에 체크되어있는 것은 현재 모델심 프로그램 화면에서 보일 창들의 이름이다. 체크가 해제되어 있다면 화면에서 보이지 않는다. 그러므로, 체크(✔)가 해제되어 있는 것들을 체크 설정하면 된다. 체크 설정을 ..

[순차회로] 교통 신호 제어기 설계하기

사거리인 주요도로와 간선도로의 교차로에서 교통을 위한 제어기를 설계해보기로 한다. 순차회로에 대하여 알고 싶다면 다음 글을 참고하길 바란다!👇 순차회로와 FSM 순차 회로(Sequential logic Circuit)를 설계하기 전에 순차 회로에 대하여 간단히 알아보도록 하겠다. 순차 논리 회로란? - 순서(상태)를 가지고 있는 회로 - FSM으로 순서를 만들고 그에 따라 출력하는 s00m.tistory.com 교통 신호 제어기 다음과 같은 명제를 고려해야 한다. 주요도로(Main Highway)는 차가 끊임없이 다니기 때문에 주요도로의 신호등은 가장 높은 우선순위를 가진다. 그러므로 주요도로의 신호는 기본적으로 녹색이다. 간선도로(Counrty Road)에서는 때때로 차가 교차로를 지나간다. 이때 간선..

순차회로와 FSM

순차 회로(Sequential logic Circuit)를 설계하기 전에 순차 회로에 대하여 간단히 알아보도록 하겠다. 순차 논리 회로란? - 순서(상태)를 가지고 있는 회로 - FSM으로 순서를 만들고 그에 따라 출력하는 회로 순차 논리 회로 vs. 조합 논리 회로 - 조합 회로 : 입력이 특정 논리식/회로를 통해 출력 (기억소자 x) - 순차 회로 : 입력과 현재의 상태를 이용한 특정 논리식/회로를 통해 출력(상태 = 기억소자) 입력, 현재상태(state) -> 다음상태(next state) 현재상태(state) -> 출력 다음상태(next state) -> 현재상태(state) ※ 순차회로는 위의 구분보다는 FSM을 잘 만들 수 있는지에 초점을 맞춰 설계한다. FSM이란? 유한 상태 기계(Finit..

[조합회로] 4비트 전가산기 설계하기

4비트 전가산기란? Full Adder(FA): 덧셈을 수행하는 데 있어서 캐리(자리 올림수) 입력을 가진 가산기 4-bit의 입력 2개를 더하는 것 외에 c_in이라는 자리 올림수도 같이 더해야 한다. ※ 덧셈 연산이 느려지는 원인 자릿수마다 자리올림수가 계산되어야지만 다음 자릿수 덧셈을 할 수 있기 때문 즉, 자리올림수를 미리 알 수 있다면 덧셈의 계산속도 빠르게 할 수 있다. 자리올림수 예측 가산기란? Carry Look-ahead Adder(CLA): 자리올림을 위해 이전 결괏값을 기다리지 않음 자리올림을 예측하기 위해 Propagation와 Generation 함수 사용 $P\left ( A,B \right )= A\oplus B$ (XOR 연산) -> 이전의 결괏값과 상관없이 자리올림이 발생하..