반응형
  • 숨쉬는 공부방
    • Security
      • SHA
    • Hardware Security
    • Verilog HDL
    • ─── ✿ ───
      • IT
      • 이것저것

블로그 메뉴

  • 홈
  • 모든 글
  • 방명록

인기 글

최근 글

태그

  • Verilog
  • C코드
  • FSM
  • Modelsim
  • 순차회로
  • 조합회로
  • SHA256
  • KISA
  • SHA-256
  • 설계

hELLO · Designed By 정상우.
숨.

후하후하

순차회로와 FSM
Verilog HDL

순차회로와 FSM

2021. 8. 23. 12:28

순차 회로(Sequential logic Circuit)를 설계하기 전에 순차 회로에 대하여 간단히 알아보도록 하겠다.

 


순차 논리 회로란?

- 순서(상태)를 가지고 있는 회로
- FSM으로 순서를 만들고 그에 따라 출력하는 회로

 

순차 논리 회로 vs. 조합 논리 회로

- 조합 회로 : 입력이 특정 논리식/회로를 통해 출력 (기억소자 x)
- 순차 회로 : 입력과 현재의 상태를 이용한 특정 논리식/회로를 통해 출력(상태 = 기억소자)
                  입력, 현재상태(state) -> 다음상태(next state)
                  현재상태(state) -> 출력
                  다음상태(next state) -> 현재상태(state)
※ 순차회로는 위의 구분보다는 FSM을 잘 만들 수 있는지에 초점을 맞춰 설계한다.

 

 

FSM이란?

유한 상태 기계(Finite-State Machine): 상태의 변화를 기록한 기계로, 논리회로를 설계할 때 쓰인다.

FSM의 유형은 무어머신과 밀리머신 두 가지가 있다.

 

간단히 설명하자면

무어머신은 출력이 현재상태에 의해서만 결정이 되고,

밀리머신은 출력이 현재상태와 입력에 의해서 결정이 된다.

 

  • 무어머신(Moore Machine)
    입력/현재상태 --(조합논리식)-> 다음상태 --(상태정보) -> 현재상태
    현재상태 --(조합논리식)-> 출력

 

  • 밀리머신(Mealy Machine)
    입력/현재상태 --(조합논리식)-> 다음상태 --(상태정보)-> 현재상태
    입력/현재상태 --(조합논리식)-> 출력

 


 

FSM을 설계할 때 필요한 요소

FSM은 여러 가지 상태를 단계별로 나타내는 것이기 때문에 어떠한 조건에서 상태가 변하는지 알아야 한다.

그래서 FSM을 설계할 때 다음과 같은 요소들이 필요하다.

  • 입력(X): 상태를 변화하기 위한 입력의 조건이 무엇이 되는가
  • 출력: 어떤 내용을 출력할 것인가
  • 초기화: 초기화 값을 어떻게 할 것인가
  • 상태(S#): 각기 다른 출력을 낼 때 어떤 상태인가

 


- 참고 -

https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=zzbksk&logNo=220940410770 

 

'Verilog HDL' 카테고리의 다른 글

[ModelSim] 프로그램 내의 필요한 창이 없어졌을 때 해결법  (0) 2021.09.29
[순차회로] 교통 신호 제어기 설계하기  (0) 2021.08.24
[조합회로] 4비트 전가산기 설계하기  (0) 2021.07.28
[조합회로] 4:1 멀티플렉서 설계하기  (0) 2021.07.28
[ModelSim] Verilog 조합회로 설계 방법  (0) 2021.07.28
    'Verilog HDL' 카테고리의 다른 글
    • [ModelSim] 프로그램 내의 필요한 창이 없어졌을 때 해결법
    • [순차회로] 교통 신호 제어기 설계하기
    • [조합회로] 4비트 전가산기 설계하기
    • [조합회로] 4:1 멀티플렉서 설계하기
    숨.
    숨.

    티스토리툴바