👆 위의 글에서는 프로젝트에 있는 파일을 컴파일한 후 시뮬레이션하여 파형을 보는 방법에 대하여 알아보았다.
이번 글에서는 모델심의 컴파일 및 시뮬레이션 \진행 과정을 매크로와 같이 자동화하는 방법에 대하여 알아보겠다.
진행 과정을 자동화하기 위해서 tcl(티클)이라는 스크립트를 사용하였다.
자동화하는 이유?
모델심은 컴파일, 시뮬레이션까지의 과정을 코드를 수정할 때마다 해야 한다. (불필요한 반복 작업 증가)
반면에 자동화 파일이 있으면 코드를 수정하거나, 프로젝트를 종료한 후에도 시뮬레이션 실행 결과를 보고 싶을 때
자동화 파일을 실행하여 바로 결과를 알 수 있다.
1. 파일 분류
자동화 및 파일 관리를 용이하게 하기 위해서 테스트벤치(tb/bench) 파일과 디자인(rtl) 파일을 분류한다.
tcl_test 폴더 안에 MODELSIM과 RTL이라는 폴더를 생성하여
MODELSIM 폴더에는 testbench 파일, RTL 폴더에는 디자인 파일을 위치시킨다.
2. wave.do 파일 생성
vlog.do 파일을 실행했을 때 파형 또한 함께 보고 싶다면 wave.do 파일이 있어야 한다.
wave.do 파일이 없이 vlog.do 파일을 실행하면 wave 창을 띄워도 빈 창을 보게 된다.
프로젝트 초기에 wave.do 파일을 한번 생성하면 된다.
파일을 저장하는 방법은 아래와 같이 2가지가 있다.
1. Wave 창에서 [File] - [Save Format] 선택
2. 단축키 Ctrl+S
다음과 같은 창에서 OK 버튼을 누르면 MODELSIM 폴더 안에 저장된다.
3. vlog.do 파일 생성
컴파일 및 시뮬레이션을 자동으로 진행하는 vlog.do 파일을 실행하기 위해서
MODELSIM 폴더 안에 테스트벤치 파일과 vlog.do 파일을 포함시켜야 한다.
vlog.do 파일의 코드는 다음과 같다.
# RTL
vlog ../RTL/SR_latch.v +acc
# Test Bench
vlog Top.v +acc
vsim work.Top
do wave.do
run -all
+acc: Enabling design object visibility
SR_latch: rtl 파일
Top: tb 파일
4. do vlog.do 실행
ModelSim 창에서 [File] - [Change Directory...]를 선택하면 폴더를 선택하는 창에 나타난다.
vlog.do 파일 위치로 이동한다.
Transcript 창에 do vlog.do 를 입력하면
자동으로 컴파일, 시뮬레이션, 파형 생성까지의 과정을 실행하는 것을 볼 수 있다.
'Verilog HDL' 카테고리의 다른 글
순차회로와 FSM (0) | 2021.08.23 |
---|---|
[조합회로] 4비트 전가산기 설계하기 (0) | 2021.07.28 |
[조합회로] 4:1 멀티플렉서 설계하기 (0) | 2021.07.28 |
[ModelSim] Verilog 조합회로 설계 방법 (0) | 2021.07.28 |
[ModelSim] 프로젝트 생성 및 실행 방법 (0) | 2021.07.26 |